<label id="g4okg"><strong id="g4okg"></strong></label>
<wbr id="g4okg"><strong id="g4okg"></strong></wbr>
<button id="g4okg"><strong id="g4okg"></strong></button>
<button id="g4okg"></button><button id="g4okg"><strong id="g4okg"></strong></button>
<wbr id="g4okg"><strong id="g4okg"></strong></wbr><button id="g4okg"></button>
<div id="g4okg"><label id="g4okg"></label></div>
<wbr id="g4okg"><strong id="g4okg"></strong></wbr>
用戶(hù)名: 密碼: 驗證碼:

DARPA PIPES項目展示光學(xué)互連成果,光信號接口代替了傳統電子I/O,實(shí)現傳輸距離和效率的大幅提升

摘要:在美國國防高級研究計劃局(DARPA)“面向極端可擴展性的封裝光子”(PIPES)項目的支持下,英特爾和Ayar Labs公司的研究人員展示了在使用光改善芯片互聯(lián)性方面的初步進(jìn)展。

  在美國國防高級研究計劃局(DARPA)“面向極端可擴展性的封裝光子”(PIPES)項目的支持下,英特爾和Ayar Labs公司的研究人員展示了在使用光改善芯片互聯(lián)性方面的初步進(jìn)展。

  通過(guò)光纖傳輸信號支撐了今天互聯(lián)網(wǎng)的發(fā)展,光收發(fā)器在數據中心也無(wú)處不在,但數字系統仍然依靠電子在金屬線(xiàn)上的移動(dòng)來(lái)推動(dòng)板上集成電路(IC)之間的數據。芯片封裝的電信號傳輸的局限正越來(lái)越限制整體帶寬和信號傳輸效率,從而影響了先進(jìn)系統的性能。

  PIPES項目正在探索擴大光學(xué)組件使用范圍的方法,以解決這些限制問(wèn)題,并使數字微電子器件達到新的性能水平。該項目的主要目標是開(kāi)發(fā)具有光子接口的先進(jìn)集成電路,能夠在每個(gè)封裝中以低于1pJ/bit的功耗驅動(dòng)大于>100Tbps的輸入/輸出(I/O)。

  2019年11月,Ayar Labs因獲得DARPA PIPES項目經(jīng)費支持而被選為英特爾的光I/O解決方案合作伙伴。Ayar使用硅制造技術(shù)來(lái)開(kāi)發(fā)高速的、基于光學(xué)的互連“小芯片”,并使用光來(lái)替代傳統的通信電子產(chǎn)品,將互連帶寬密度提高1000倍,功耗降低10倍。

  為了完成演示,英特爾和Ayar Labs的研究人員采用了DARPA另外兩個(gè)項目所取得的技術(shù)進(jìn)步,一是光優(yōu)化嵌入式微處理器(POEM)二是通用異構集成和IP重用策略(CHIPS)。

  DARPA POEM項目。項目尋求開(kāi)發(fā)可集成在嵌入式微處理器中的光子技術(shù),以實(shí)現微處理器與動(dòng)態(tài)隨機存儲器(DRAM)內部和之間的無(wú)縫、高效、高容量通信。Ayar Labs在POEM項目下的工作實(shí)現了第一個(gè)TeraPHY光學(xué)I/O小芯片。

  DARPA CHIPS項目。研究人員還利用了DARPA CHIPS項目下英特爾開(kāi)發(fā)的低功耗信號標準和小芯片封裝工藝。為了幫助應對設計成本的快速增加和提高系統靈活性,CHIPS項目目標是開(kāi)發(fā)一個(gè)離散的模塊化、可重復使用的IP塊生態(tài)系統,可以使用各種集成技術(shù)將其組裝到系統中。該項工作的關(guān)鍵是建立通用接口標準,英特爾為此研發(fā)了高級接口總線(xiàn)(AIB)。AIB是一個(gè)公開(kāi)可用的開(kāi)放接口標準,使該項目下工作的Intel和其他芯片IP供應商可以輕松構建可相互操作的小芯片。PIPES團隊使用AIB接口標準來(lái)集成MCM和封裝內光學(xué)器件。

  在PIPES項目的第一階段,Ayar的TeraPHY小芯片與采用AIB接口和Intel EMIB硅橋封裝的Intel FPGA共同封裝,成功地用高效的光信號接口取代了先進(jìn)現場(chǎng)可編程門(mén)陣列(FPGA)的傳統電輸入/輸出(I/O)——電串行器/解串器(SERDES)小芯片。這些SERDES小芯片可在需要快速數據移動(dòng)時(shí)補償有限的I/O,從而實(shí)現高速通信和其他功能。

  用于演示的共封裝TeraPHY小芯片采用GlobalFoundries 45nm工藝制造,能夠支持每秒2 Terabits(Tbps)的I/O帶寬,功耗只是電I/O的一小部分。團隊還利用英特爾先進(jìn)的封裝和互連技術(shù),將TeraPHY和英特爾FPGA內核集成在一個(gè)封裝中,創(chuàng )建了帶有封裝內光學(xué)器件的多芯片模塊(MCM)。集成的解決方案通過(guò)帶有直接來(lái)自FPGA的單模光纖實(shí)現高速數據鏈路,大大提高了互連范圍、效率和延遲。

  DARPA PIPES項目負責人Gordon Keeler博士說(shuō):“該初期成果展示了朝著(zhù)實(shí)現可利用光信號優(yōu)勢的強大系統邁出了一大步。帶有光接口的FPGA將產(chǎn)生廣泛的影響,改善高性能計算、人工智能、大規模仿真和先進(jìn)雷達等與國防部相關(guān)的能力。通過(guò)這次演示,英特爾團隊朝著(zhù)我們的目標邁出了堅實(shí)的一步?!?

  隨著(zhù)PIPES的進(jìn)展,英特爾團隊將繼續提高集成技術(shù)的性能。在該項目的下一階段,PIPES研究人員都將聚焦使總信號速率達到100Tbps甚至更高,使各種光子學(xué)技術(shù)日趨成熟,并滿(mǎn)足對效率、延遲和帶寬密度的苛刻要求。

【加入收藏夾】  【推薦給好友】 
免責聲明:凡本網(wǎng)注明“訊石光通訊咨詢(xún)網(wǎng)”的所有作品,版權均屬于光通訊咨詢(xún)網(wǎng),未經(jīng)本網(wǎng)授權不得轉載、摘編或利用其它方式使用上述作品。 已經(jīng)本網(wǎng)授權使用作品的,應在授權范圍內使用,反上述聲明者,本網(wǎng)將追究其相關(guān)法律責任。
※我們誠邀媒體同行合作! 聯(lián)系方式:訊石光通訊咨詢(xún)網(wǎng)新聞中心 電話(huà):0755-82960080-168   Right
亚洲熟妇少妇任你躁_欧美猛少妇色xxxxx_人妻无码久久中文字幕专区_亚洲精品97久久中文字幕无码
<label id="g4okg"><strong id="g4okg"></strong></label>
<wbr id="g4okg"><strong id="g4okg"></strong></wbr>
<button id="g4okg"><strong id="g4okg"></strong></button>
<button id="g4okg"></button><button id="g4okg"><strong id="g4okg"></strong></button>
<wbr id="g4okg"><strong id="g4okg"></strong></wbr><button id="g4okg"></button>
<div id="g4okg"><label id="g4okg"></label></div>
<wbr id="g4okg"><strong id="g4okg"></strong></wbr>