ASML（阿斯麥）已基本完成 1nm 光刻機設計

  ICC訊 摩爾定律還沒(méi)有結束。日媒報道，由于新型冠狀病毒的傳播，近期日本ITF于11月18日在日本東京舉行了網(wǎng)上發(fā)布會(huì )。

  IMEC公司首席執行官兼總裁Luc Van den hove首先發(fā)表了主題演講，介紹了公司研究概況，他強調通過(guò)與ASML公司緊密合作，將下一代高分辨率EUV光刻技術(shù)——高NA EUV光刻技術(shù)商業(yè)化。IMEC公司強調，將繼續把工藝規?？s小到1nm及以下。

  包括日本在內的許多半導體公司相繼退出了工藝小型化，聲稱(chēng)摩爾定律已經(jīng)走到了盡頭，或者說(shuō)成本太高，無(wú)利可圖。

  在日本眾多光刻工具廠(chǎng)商紛紛退出EUV光刻開(kāi)發(fā)階段的同時(shí)，半導體研究機構IMEC和ASML一直在合作開(kāi)發(fā)EUV光刻技術(shù)，而EUV光刻技術(shù)對于超細鱗片來(lái)說(shuō)至關(guān)重要。

  IMEC發(fā)布低至1nm及以上的邏輯器件路線(xiàn)圖

  在ITF Japan 2020上，IMEC提出了3nm、2nm、1.5nm以及1nm以下的邏輯器件小型化路線(xiàn)圖。

  ▲IMEC的邏輯器件小型化路線(xiàn)圖

  上行技術(shù)節點(diǎn)名稱(chēng)下標注的PP為多晶硅互連線(xiàn)的節距(nm)，MP為精細金屬的布線(xiàn)節距(nm)。需要注意的是，過(guò)去的技術(shù)節點(diǎn)指的是最小加工尺寸或柵極長(cháng)度，現在只是“標簽”，并不指某一位置的物理長(cháng)度。

  這里介紹的結構和材料，如BPR、CFET和使用二維材料的通道等，已經(jīng)單獨發(fā)表。

  EUV的高NA對進(jìn)一步小型化至關(guān)重要

  據臺積電和三星電子介紹，從7nm工藝開(kāi)始，部分工藝已經(jīng)推出了NA=0.33的EUV光刻設備，5nm工藝也實(shí)現了頻率的提高，但對于2nm以后的超精細工藝，需要實(shí)現更高的分辨率和更高的光刻設備N(xiāo)A(NA=0.55)。

  ▲符合邏輯器件工藝小型化的EUV光刻系統技術(shù)路線(xiàn)圖

  據IMEC介紹，ASML已經(jīng)完成了作為NXE:5000系列的高NA EUV曝光系統的基本設計，但商業(yè)化計劃在2022年左右。這套下一代系統將因其巨大的光學(xué)系統而變得非常高大，很有可能頂在傳統潔凈室的天花板下。

  ▲當前EUV光刻系統(NA=0.33)(正面)與下一代高NA EUV光刻系統(NA=0.55)(背面)的尺寸比較。

  ASML過(guò)去一直與IMEC緊密合作開(kāi)發(fā)光刻技術(shù)，但為了開(kāi)發(fā)使用高NA EUV光刻工具的光刻工藝，在IMEC的園區里成立了新的“IMEC-ASML高NA EUV實(shí)驗室”，以促進(jìn)共同開(kāi)發(fā)和開(kāi)發(fā)使用高NA EUV光刻工具的光刻工藝。該公司還計劃與材料供應商合作開(kāi)發(fā)掩模和抗蝕劑。

  Van den hove最后表示：“邏輯器件工藝小型化的目的是降低功耗、提高性能、減少面積、降低成本，也就是通常所說(shuō)的PPAC。除了這四個(gè)目標外，隨著(zhù)小型化向3nm、2nm、1.5nm，甚至超越1nm，達到亞1nm，我們將努力實(shí)現環(huán)境友好、適合可持續發(fā)展社會(huì )的微處理器?！彼硎?，將繼續致力于工藝小型化，表現出了極大的熱情。

  ▲強調PPAC-E，在傳統PPAC的基礎上增加了E(環(huán)境)的工藝小型化。