基于光纖通道的IEEE1394光信號傳輸系統設計

        航空電子系統經(jīng)過(guò)幾十年的發(fā)展，正在經(jīng)歷從模擬化向數字化系統的轉變，逐步跨入第4代航空電子系統，其主要特點(diǎn)就是在第3代基礎上，以高速大容量的信息交換為基礎，從綜合化向高度綜合化發(fā)展，實(shí)現資源共享與數據融合，其任務(wù)劃分、模塊分配和作業(yè)調度，都依賴(lài)于數據網(wǎng)絡(luò )系統的性能，這些性能包括網(wǎng)絡(luò )拓撲結構、傳輸帶寬、可靠性及數據延遲性能等。因此，未來(lái)先進(jìn)航空電子系統中各站點(diǎn)之間的數據流將更為復雜，包括射頻、視頻等大流量數據，有的節點(diǎn)速率需求將超過(guò)1Gb/s，而現有的低速數據總線(xiàn)很難滿(mǎn)足如此高速的數據傳輸要求。

　　美國國家標準委員會(huì )于1988年開(kāi)始制定的光纖通道(Fiber Channel，FC)是一種高速串行總線(xiàn)協(xié)議，不僅具有高帶寬、高可靠性、低延時(shí)、傳輸距離遠、拓撲靈活的優(yōu)點(diǎn)，而且支持多種上層傳輸協(xié)議。光纖通道的這一優(yōu)點(diǎn)使得在同一物理接口上運行多種上層通道標準和網(wǎng)絡(luò )協(xié)議成為可能。目前已經(jīng)實(shí)現的ML-STD-1553到光纖通道協(xié)議的映射，以及ML-STD-1553遠程終端器件與光纖通道互聯(lián)方案的系統綜合，為未來(lái)航空電子系統中不同總線(xiàn)的互連提供了一條新的途徑，使得系統在保留傳統網(wǎng)絡(luò )拓撲和協(xié)議的同時(shí)，獲得光纖通道所提供的高帶寬服務(wù)。

　　基于此設計思想，本文提出了一種IEEE1394到光纖通道傳輸協(xié)議的映射方案，在此工作基礎上，利用現場(chǎng)可編程邏輯陣列(FPGA)，對所提出的協(xié)議映射方案進(jìn)行了硬件設計與實(shí)現，設計了一個(gè)基于FC的IEEE1394光信號傳輸系統。

　　1 IEEE1394到光纖通道的協(xié)議映射

　　首先簡(jiǎn)要介紹本文提出的一種IEEE1394到光纖通道傳輸協(xié)議的映射方案，更詳細的說(shuō)明可參考文獻。所提協(xié)議映射方案的基本思想是：在IEEE1394到FC數據包的映射過(guò)程中，保留FC原來(lái)的幀格式形式，將FC幀頭部分中源節點(diǎn)和目的節點(diǎn)的地址分別映射為IEEE1394源節點(diǎn)和目的節點(diǎn)的地址，并將IEEE1394數據包中除了數據域外的其他信息映射到FC的64Byte可選幀頭上，數據域的信息映射到FC的有效數據區。此外，由于FC一個(gè)數據幀的有效數據區長(cháng)度只有2048Byte，而在通道傳輸速率大于200Mb/s，IEEE1394的等時(shí)數據包或傳輸速率大于400Mb/s時(shí)，異步數據包的最大有效長(cháng)度將超出FC有效數據區的大小。因此，當IEEE1394數據包的長(cháng)度超出了FC有效數據區長(cháng)度時(shí)，應該將該數據包映射成一個(gè)連續的FC數據幀序列。下面以IEEE1394異步數據包到FC數據幀的映射為例，說(shuō)明兩種協(xié)議的映射過(guò)程。

　　IEEE1394異步數據包及FC數據幀格式如圖1，圖2所示。圖3為IEEE1394數據幀到光纖通道幀格式映射關(guān)系。 

　　對映射過(guò)程的說(shuō)明：

　　1)目的節點(diǎn)和源節點(diǎn)地址由IEEE1394的16位擴充到24位，使網(wǎng)絡(luò )規模變得比單一的IEEE1394網(wǎng)絡(luò )要大。

　　2)T-TYPE用來(lái)指明交換消息的傳輸特性，包括交換的傳輸方向和終端-終端(NT-NT)交換的性能定義。在NT-NT類(lèi)型交換中，將為接收NT提供發(fā)送NT的地址，或者為發(fā)送NT提供接收NT的地址。

　　3)T—CTL用于實(shí)現FC網(wǎng)絡(luò )和IEEE1394網(wǎng)絡(luò )之間的消息傳輸，實(shí)現兩者之間的橋路連接，完成FC網(wǎng)絡(luò )終端或網(wǎng)絡(luò )控制器與IEEE1394節點(diǎn)之間的消息傳輸。

　　4)將IEEE1394中的幀頭CRC校驗和數據CRC校驗分開(kāi)。在IEEE1394數據傳輸中，首先進(jìn)行的是幀頭CRC校驗，如果發(fā)現錯誤，則立即拋棄該幀。所以這里設想將IEEE1394數據CRC放在光纖通道數據幀的可選幀頭，將幀頭CRC放在光纖通道數據幀CRC校驗中，這樣可以先檢測幀頭CRC，節省系統開(kāi)銷(xiāo)。

        2 IEEE1394光信號傳輸系統設計與實(shí)現

　　2.1 系統的構架

　　為在光纖通道傳輸IEEE1394信號，構建兩種總線(xiàn)互連的硬件平臺，所設計的傳輸系統不僅要實(shí)現兩種數據幀格式的轉換，還要實(shí)現FC-0、FC-1、FC-2協(xié)議層中的部分功能。本文所設計的基于FC的IEEE1394光信號傳輸系統結構如圖4所示，包括IEEE1394信號源，基于FPGA的1394-FC協(xié)議轉換器，必要的外圍接口器件以及光纖收發(fā)模塊，系統傳輸速率1.0625Gb/s。其中，光纖通道FC-0層的功能由光電轉換模塊和串并與并串轉換芯片實(shí)現，而IEEE1394到FC數據幀映射及FC-1、FC-2層功能主要基于FPGA進(jìn)行硬件編程來(lái)實(shí)現。 

　　2.2 基于FPGA的功能模塊設計與實(shí)現

　　在所設計的系統中，FPGA主要實(shí)現IEEE1394到FC的數據幀映射以及FC-1、FC-2層功能?；?A href="http://joq5k4q.cn/site/CN/Search.aspx?page=1&keywords=FPGA&column_id=ALL&station=%E5%85%A8%E9%83%A8" target="_blank">FPGA的功能模塊結構如圖5所示。 

　　1)FC-1層功能單元包括8b/10b編碼/解碼模塊和D/K類(lèi)型指示模塊。

　　2)FC-2層功能單元包括數據接收模塊，發(fā)送模塊及系統配置模塊。

　　3)IEEE1394到FC的數據幀映射模塊(協(xié)議轉換)是FPGA設計的核心部分。該部分能夠完成對信號源發(fā)出的IEEE1394數據幀到FC協(xié)議的數據幀的映射工作，即將IEEE1394數據幀轉換為FC幀格式。同時(shí)能從接收到的FC數據幀還原出IEEE1394數據幀。

　　4)FPGA片內的發(fā)送(TX)部分和接收(RX)部分均加入了數字時(shí)鐘管理(DCM)和分頻器模塊，DCM可以使時(shí)鐘信號通過(guò)時(shí)鐘樹(shù)達到各個(gè)片內寄存器，以減小片內時(shí)鐘信號的抖動(dòng)和延時(shí)，提高系統運行速率。

　　此外，為了方便在沒(méi)有外接IEEE1394信號源的情況下對FPGA內部的功能模塊進(jìn)行調試，在FPGA的TX前通過(guò)采用線(xiàn)性反饋移位寄存器IP核構建了一個(gè)偽隨機序列發(fā)生器，可以用來(lái)模擬IEEE1394數據源，并通過(guò)1個(gè)二選一選擇器實(shí)現外部輸入信號與內部偽隨機序列的選擇功能。

　　FPGA內部的工作過(guò)程說(shuō)明如下：IEEE1394數據從16:32解復用器輸出之后，進(jìn)入IEEE1394數據拆分模塊，產(chǎn)生對應于FC數據幀的SOF、DATA、CRC、EOF的數據段，生成符合FC幀格式的數據。在這之后，32:8復用模塊將32bit并行輸入的數據復用成8bit并行輸出的數據。隨后進(jìn)入8b/10b編碼模塊，完成8b/10b的編碼工作并以10bit位寬，106.25MHz的速率送入VSC7145串并/并串芯片，最后以1.0625Gbs的速率輸出到SFP光收發(fā)模塊，由光收發(fā)模塊將電信號調制成光信號輸出。

　　在RX接收部分，由光收發(fā)模塊還原成的電信號通過(guò)VSC7145串并/并串芯片后以10bit的并行數據形式輸入到FPGA中，由8b/10b解碼器解碼，輸出8bit并行數據(在解碼過(guò)程中，解碼器可以通過(guò)判斷碼流的極性來(lái)判別是否在傳輸過(guò)程中出現誤碼)。8b/10b解碼輸出后的數據通過(guò)1個(gè)8:32解復用模塊解復用成32bit的并行數據，并行支路速率為26.5625MHz，隨后32位并行數據通過(guò)FC幀檢測提取模塊，生成標識信號隨路輸出。在CRC校驗/判決模塊中，數據通過(guò)CRC位運算反映是否出現誤碼，并給出指示。在這之后，FC數據幀重組為IEEE1394數據幀，最后經(jīng)由32:16復用模塊將32bit并行IEEE1394幀數據重新復用成16bit并行數據，與53.12MHz的隨路信號一同送出FPGA芯片。

　　3 FPGA功能驗證

　　本設計已在Xilinx Spartan3系列的Xc3s200中實(shí)現，并在Xilinx ISE 7.1仿真環(huán)境下進(jìn)行了功能和時(shí)序仿真驗證。采用偽隨機序列發(fā)生器生成的偽隨機代碼模擬IEEE1394數據源，設定每1000Byte為一個(gè)數據包包長(cháng)。

        3.1 功能仿真結果

　　1)在發(fā)送端，IEEE1394數據包被拆封，重組成FC數據幀，并由8b/10b編碼器編碼后輸出，如圖6中仿真波形tx_dtout，和TX_encode_ dtout所示。 

　　2)在接收端，FC幀結構被正確檢測并提取，在CRC校驗正確后重組成IEEE1394數據幀格式輸出，如圖7中仿真波形tx_dtout，crc32及rx_dtout所示。 

　　經(jīng)仿真測試，FPGA實(shí)現IEEE1394到FC數據幀格式的映射功能，各模塊均正常工作，數據通信良好，無(wú)丟包現象。

　　3.2 時(shí)序仿真結果

　　該設計在Xc3s200上實(shí)現后，FPGA所使用的資源如表1所示，整個(gè)系統資源占用率較低，最高運行速率能達到135.245MHz，滿(mǎn)足106.25MHz的片上最高運行速率要求，設計達到了預期結果。 

　　4 結束語(yǔ)

　　光纖通道具有支持多種上層傳輸協(xié)議的優(yōu)點(diǎn)，本文在已有工作的基礎上，利用FPAG，對所提出的IEEE1394到光纖通道的協(xié)議映射方案進(jìn)行了硬件設計，通過(guò)FPGA功能仿真及時(shí)序仿真驗證了所提方案的可行性。利用此FPGA協(xié)議轉換模塊，本文還設計了基于FC的IEEE1394光信號傳輸系統，給出了具體的硬件設計方案。目前，此系統的主要調試工作已完成，后續的工作將通過(guò)系統傳輸實(shí)驗，對系統性能進(jìn)行分析研究。