Altera與TSMC聯(lián)合開(kāi)發(fā)世界上第一款異質(zhì)混合3D IC測試平臺

        最近消息：Altera與TSMC聯(lián)合開(kāi)發(fā)世界上第一款異質(zhì)混合3D IC測試平臺，采用了CoWoSTM 工藝，Altera利用TSMC的CoWoS制造和裝配工藝，開(kāi)發(fā)下一代3D器件 。

       2012年3月23號，北京——Altera公司(Nasdaq: ALTR)與TSMC (TWSE: 2330, NYSE: TSM)今天宣布，使用TSMC的芯片-晶圓-基底 (CoWoS)集成工藝，聯(lián)合開(kāi)發(fā)了世界上第一款異質(zhì)混合3D IC測試平臺。異質(zhì)混合3D IC是一種創(chuàng )新技術(shù)，在一個(gè)器件中可實(shí)現多種技術(shù)的堆疊，包括模擬電路、邏輯和存儲器等，從而使業(yè)界超越了摩爾定律。TSMC的集成CoWoS工藝為半導體公司提供開(kāi)發(fā)3D IC和端到端解決方案，包括前端制造工藝以及后端裝配和測試解決方案。 

       Altera是第一家使用TSMC的CoWoS工藝，開(kāi)發(fā)并完成異質(zhì)混合測試平臺的半導體公司。利用這一平臺以及其他測試平臺，Altera能夠迅速測試其3D IC的功能和可靠性，以確保滿(mǎn)足良率和性能目標。TSMC的CoWoS工藝結合Altera在硅片和知識產(chǎn)權(IP)方面的技術(shù)領(lǐng)先優(yōu)勢，為高速而具成本效益的3D IC產(chǎn)品開(kāi)發(fā)和未來(lái)部署奠定了基礎。 

       Altera在異質(zhì)混合3D IC方面的理念包括，開(kāi)發(fā)衍生器件支持用戶(hù)根據他們的應用需求，使用各種硅片IP并能夠相互匹配。Altera將充分發(fā)揮在FPGA技術(shù)上的領(lǐng)先優(yōu)勢，在FPGA中集成各種技術(shù)，包括，CPU、ASIC、ASSP，以及存儲器和光器件等。Altera的3D IC支持用戶(hù)采用靈活的FPGA來(lái)突出其在應用上的優(yōu)勢，同時(shí)提高系統性能，降低系統功耗和系統成本，減小外形封裝。 

       Altera全球運營(yíng)和工程資深副總裁Bill Hata評論說(shuō)：“我們與IMEC和SEMATECH等標準組織合作，使用TSMC前沿的CoWoS制造和裝配工藝，這非常有利于我們在恰當的時(shí)間，為用戶(hù)交付功能最適合的異質(zhì)混合3D器件。在器件中實(shí)現異質(zhì)混合3D功能使我們能夠繼續技術(shù)創(chuàng )新之路，保持領(lǐng)先優(yōu)勢，超越摩爾定律。” 

       TSMC北美地區總裁Rick Cassidy評論說(shuō)：“與Altera的合作要追溯到20年前，那時(shí)，我們密切協(xié)作，開(kāi)發(fā)了最前沿的制造工藝和半導體技術(shù)。與Altera合作開(kāi)發(fā)下一代3D IC器件是一個(gè)很好的例子，展示兩家公司如何可以共同努力推動(dòng)半導體技術(shù)到另一個(gè)層面。 

       CoWoS是一種集成工藝技術(shù)，通過(guò)芯片-晶圓 (CoW)綁定工藝，將器件硅片芯片集成到晶圓片上。CoW芯片與基底直接連接(CoW-On-Substrate)，形成最終的元器件。通過(guò)將器件硅片集成到初始的厚晶圓硅片上再完成制程工藝，可以避免因為加工而引發(fā)的翹變問(wèn)題。 TSMC 計劃提供CoWoS為一個(gè)一站式制造服務(wù)。