Marvell推出全球首款3nm芯片

  ICC訊  4月20日消息，雖然臺積電在去年年底就宣布3nm芯片已經(jīng)量產(chǎn)，但是一季度財報顯示，臺積電3nm仍未貢獻營(yíng)收。不過(guò)，近日美國芯片公司Marvell表示，公司基于臺積電3nm工藝打造的數據中心芯片正式發(fā)布。

  據Marvell介紹，其基于臺積電3nm的芯片，可用于新產(chǎn)品設計，包括基礎IP構建塊，112G XSR SerDes(串行器/解串行器)、Long Reach SerDes、PCIe Gen 6 PHY / CXL 3.0 SerDes 和 240 Tbps 并行芯片到芯片互連，用于管理數據基礎設施中的數據流。這一3nm平臺的生產(chǎn)或開(kāi)發(fā)遵循了Marvell的眾多5nm解決方案，跨越了其無(wú)與倫比的電光、開(kāi)關(guān)、PHY、計算、5G基帶和存儲產(chǎn)品組合，以及廣泛的定制ASIC程序。

  具體來(lái)說(shuō)，該IP產(chǎn)品組合與2.5D封裝技術(shù)兼容，如臺積電領(lǐng)先的2.5D CoWoS(Chip-on-Wafer-on-Substrate)解決方案，并將使Marvell能夠為其行業(yè)領(lǐng)先的基礎設施產(chǎn)品開(kāi)發(fā)一些最先進(jìn)的multi-die、多芯片封裝系統(SiP)，并為一些最具挑戰性的基礎設施用例(如機器學(xué)習)優(yōu)化定制ASIC解決方案。

  按照Marvell所說(shuō)，SerDes 和并行互連在芯片中充當高速通道，用于在chiplet內部的芯片或硅組件之間交換數據。與 2.5D 和 3D 封裝一起，這些技術(shù)將消除系統級瓶頸，以推進(jìn)最復雜的半導體設計。

  SerDes 還有助于減少引腳、走線(xiàn)和電路板空間，從而降低成本。超大規模數據中心的機架可能包含數以萬(wàn)計的 SerDes 鏈路。

  根據他們提供的數據，新的并行芯片到芯片互連可實(shí)現高達 240 Tbps 的聚合數據傳輸，比多芯片封裝應用的可用替代方案快 45%。

  換句話(huà)說(shuō)，互連傳輸速率相當于每秒下載 10,000 部高清電影，盡管距離只有幾毫米或更短。

  Marvell 將其 SerDes 和互連技術(shù)整合到其旗艦硅解決方案中，包括Teralynx開(kāi)關(guān)，PAM4和相干DSP，Alaska 以太網(wǎng)物理層 (PHY)設備，OCTEON處理器，Bravera存儲控制器，Brightlane汽車(chē)以太網(wǎng)芯片組和定制 ASIC。

  而轉向 3nm 工藝使工程師能夠降低芯片和計算系統的成本和功耗，同時(shí)保持信號完整性和性能。